

### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 08043080 A

(43) Date of publication of application: 16.02.96

(51) Int. CI

G01C 3/06 G02B 7/32 G03B 13/36

(21) Application number: 07110727

(22) Date of filing: 09.05.95

(30) Priority:

24.05.94 JP 06109780

(71) Applicant:

SEIKOSHA CO LTD

(72) Inventor:

**SEKI YOICHI KAWAI MICHIO** SAITO HIROYUKI **ITO AKIRA** 

# (54) RANGE-FINDING DEVICE FOR CAMERA


(57) Abstract:

PURPOSE: To absorb circuit unbalance by correcting an output voltage when finding a range when the output of different terminals of a light reception element has been processed with the output voltage at the compensation where the output of the same one terminal of the light reception element is processed.

CONSTITUTION: When a light signal is applied to a semiconductor position detection element (PSD) 3, the PSD 3 outputs a current corresponding to the intensity and the incidence position to first and second current/voltage conversion circuits 20 and 30. The circuits 20 and 30 are in completely the same configuration and output voltages proportional to an input current. Then, the output signals at the same one terminal of the light reception element are outputted to each of two processing systems for processing the output signal of the light reception element before finding a range and the result amplified and integrated by first and second amplification circuits 40 and 50 and first and second integration circuits 60 and 70 is stored in a RAM 81 as compensation information. Then, the output signals at different terminals of the light reception element are outputted to each of two processing systems

to find a range. Finally, the range-finding result is corrected based on the correction information and the distance to an object is obtained.

COPYRIGHT: (C)1996,JPO



# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

# (11)特許出願公開番号

# 特開平8-43080

(43)公開日 平成8年(1996)2月16日


(51) Int.Cl. <sup>6</sup> G 0 1 C 3/06 G 0 2 B 7/32	識別記号 庁内整理番号 A	FΙ	技術表示箇所
G 0 3 B 13/36		G 0 0 7	
		G 0 2 B	7/ 11 B
		G 0 3 B	**
		審査請求	未請求 請求項の数2 OL (全 15 頁)
(21)出願番号	特願平7-110727	(71)出願人	000002381
t .			株式会社精工舎
(22)出願日	平成7年(1995)5月9日		東京都中央区京橋2丁目6番21号
		(72)発明者	
(31)優先権主張番号	特願平6-109780		千葉県四街道市鹿渡934-13番地 株式会
(32)優先日	平 6 (1994) 5 月24日		社精工舎千葉事業所内
(33)優先権主張国	日本 (JP)	(72)発明者	
			千葉県四街道市鹿渡934-13番地 株式会
			社精工舎千葉事業所内
		(72)発明者	
		(, =, ) [ ]	千葉県四街道市鹿渡934-13番地 株式会
			社精工舎千葉事業所内
		(74)代理人	
		(1.2) (0.2)	
			最終頁に続く

# (54) 【発明の名称】 カメラ用測距装置

# (57)【要約】

【構成】 アクティブ式の測距回路において、同一の構 成からなる第1および第2の信号処理系統と、受光素子 と前記2つの信号処理系統とを接続する第1および第2 の選択手段と、前記第1および第2の信号処理系統が受 光素子の相異なる端に接続されている時の出力電圧を記 憶する第1の記憶手段と、前記第1および第2の選択手 段が受光素子の同一端に接続されている時の出力電圧を 記憶する第2の記憶手段と、前記第1の記憶手段の出力 を前記第2の記憶手段の出力で補正することにより前記 被写体までの距離を演算する演算手段とを備えている。

【効果】 測距結果を2系統の回路のアンバランスを補 正するための情報に基づいて補正し被写体までの距離を 求めるので、受光素子の電流を処理する2系統の回路の アンバランスを取り除き、測距精度が向上する。



#### 【特許請求の範囲】

【請求項1】被写体へ光を照射する投光手段と、前記投 光手段の照射光が前記被写体で反射する光を受光し2つ の電流出力に変換する受光手段と、前記受光手段の一方 の出力電流を電圧に変換する第1の電流電圧変換回路 と、前記受光手段の他方の出力電流を電圧に変換する第 2の電流電圧変換回路と、前記第1の電流電圧変換回路 の出力を選択する第1の選択手段と、前記第1または第 2の電流電圧変換回路の出力を選択する第2の選択手段 と、前記第1の選択手段に接続され前記第1の選択手段 が選択した信号を増幅する第1の増幅回路と、前記第2 の選択手段に接続され前記第2の選択手段が選択した信 号を増幅する第2の増幅回路と、前記第1の増幅回路の 出力を積分する第1の積分回路と、前記第2の増幅回路 の出力を積分する第2の積分回路と、前記第1の選択手 段が前記第1の電流電圧変換回路を選択しかつ前記第2 の選択手段が前記第2の電流電圧変換回路を選択してい る時に前記投光手段を動作させた場合の前記第1および 第2の積分回路の出力電圧を記憶する第1の記憶手段 と、前記第1および第2の選択手段が共に前記第1の電 20 流電圧変換回路を選択している時に前記投光手段の動作 させた場合の前記第1および第2の積分回路の出力電圧 を記憶する第2の記憶手段と、前記第1の記憶手段の出 力を前記第2の記憶手段の出力で補正することにより前 記被写体までの距離を演算する演算手段を有することを 特徴とするカメラ用測距装置。

【請求項2】被写体へ光を照射する投光手段と、前記投 光手段の照射光が前記被写体で反射する光を受光し2つ の電流出力に変換する受光手段と、前記受光手段の一方 の出力電流を電圧に変換する第1の電流電圧変換回路 と、前記受光手段の他方の出力電流を電圧に変換する第 2の電流電圧変換回路と、一定のパルス電圧を発生する 基準電圧発生手段と、前記第1の電流電圧変換回路また は前記基準電圧発生手段のいずれかの出力を選択する第 1の選択手段と、前記第2の電流電圧変換回路または前 記基準電圧発生手段のいずれかの出力を選択する第2の 選択手段と、前記第1の選択手段に接続され前記第1の 選択手段が選択した信号を増幅する第1の増幅回路と、 前記第2の選択手段に接続され前記第2の選択手段が選 択した信号を増幅する第2の増幅回路と、前記第1の増 幅回路の出力を積分する第1の積分回路と、前記第2の 増幅回路の出力を積分する第2の積分回路と、前記第1 の選択手段が前記第1の電流電圧変換回路を選択しかつ 前記第2の選択手段が前記第2の電流電圧変換回路を選 択している時に前記投光手段を動作させた場合の前記第 1および第2の積分回路の出力電圧を記憶する第1の記 憶手段と、前記第1および第2の選択手段が共に前記基 準電圧発生手段を選択している時に前記投光手段の動作 させた場合の前記第1および第2の積分回路の出力電圧 を記憶する第2の記憶手段と、前記第1の記憶手段の出

力を前記第2の記憶手段の出力で補正することにより前 記被写体までの距離を演算する演算手段を有することを 特徴とするカメラ用測距装置。

#### 【発明の詳細な説明】

# [0001]

【産業上の利用分野】本発明はカメラ等の測距装置に関 するものである。

#### [0002]

【従来の技術】従来から投光素子と受光素子とを使った いわゆるアクティブタイプのさまざまな測距装置が提案 されているが、これらは図14のように投光素子を発光 させ、それが被写体で反射した光を受光素子で受け、そ の受光素子の出力する2つの信号電流を同じ回路構成を 持つ増幅回路で増幅し、続いて同じ回路構成を持つ積分 回路で積分し、その積分電圧が所定の電圧を越えるまで の投光回数あるいは時間を計測することにより被写体ま での距離を算出していた。

#### [0003]

【発明が解決しようとする課題】ところが図14のよう な測距装置では受光素子の出力信号の処理系統が複数あ るため、同じ増幅回路や積分回路を構成しても個々の素 子の特性の違いから回路的なアンバランスを生じ、これ が続く測距結果に影響を与え、測距誤差を引き起こす原 因となっていた。

【0004】本発明のカメラ用測距装置では、受光素子 の出力信号の処理系統が複数あった場合に、それぞれの 入力に同一の基準信号を入力して増幅および積分させ、 その積分結果によって続く測距結果を補正することによ り、回路的なアンバランスを吸収することを目的とす る。

# [0005]

30

40

【課題を解決するための手段】上記の課題を解決するた めに、本発明のカメラ用測距装置では、 被写体へ光を 照射する投光手段と、前記投光手段の照射光が前記被写 体で反射する光を受光し2つの電流出力に変換する受光 手段と、前記受光手段の一方の出力電流を電圧に変換す る第1の電流電圧変換回路と、前記受光手段の他方の出 力電流を電圧に変換する第2の電流電圧変換回路と、前 記第1の電流電圧変換回路の出力を選択する第1の選択 手段と、前記第1または第2の電流電圧変換回路の出力 を選択する第2の選択手段と、前記第1の選択手段に接 続され前記第1の選択手段が選択した信号を増幅する第 1の増幅回路と、前記第2の選択手段に接続され前記第 2の選択手段が選択した信号を増幅する第2の増幅回路 と、前記第1の増幅回路の出力を積分する第1の積分回 路と、前記第2の増幅回路の出力を積分する第2の積分 回路と、前記第1の選択手段が前記第1の電流電圧変換 回路を選択しかつ前記第2の選択手段が前記第2の電流 電圧変換回路を選択している時に前記投光手段を動作さ 50 せた場合の前記第1および第2の積分回路の出力電圧を

記憶する第1の記憶手段と、前記第1および第2の選択 手段が共に前記第1の電流電圧変換回路を選択している 時に前記投光手段の動作させた場合の前記第1および第 2の積分回路の出力電圧を記憶する第2の記憶手段と、 前記第1の記憶手段の出力を前記第2の記憶手段の出力 で補正することにより前記被写体までの距離を演算する 演算手段とを備えている。

【0006】また、本発明のカメラ用測距装置の第2の 実施例では、被写体へ光を照射する投光手段と、前記投 光手段の照射光が前記被写体で反射する光を受光し2つ 10 の電流出力に変換する受光手段と、前記受光手段の一方 の出力電流を電圧に変換する第1の電流電圧変換回路 と、前記受光手段の他方の出力電流を電圧に変換する第 2の電流電圧変換回路と、一定のパルス電圧を発生する 基準電圧発生手段と、前記第1の電流電圧変換回路また は前記基準電圧発生手段のいずれかの出力を選択する第 1の選択手段と、前記第2の電流電圧変換回路または前 記基準電圧発生手段のいずれかの出力を選択する第2の 選択手段と、前記第1の選択手段に接続され前記第1の 選択手段が選択した信号を増幅する第1の増幅回路と、 前記第2の選択手段に接続され前記第2の選択手段が選 択した信号を増幅する第2の増幅回路と、前記第1の増 幅回路の出力を積分する第1の積分回路と、前記第2の 増幅回路の出力を積分する第2の積分回路と、前記第1 の選択手段が前記第1の電流電圧変換回路を選択しかつ 前記第2の選択手段が前記第2の電流電圧変換回路を選 択している時に前記投光手段を動作させた場合の前記第 1および第2の積分回路の出力電圧を記憶する第1の記 憶手段と、前記第1および第2の選択手段が共に前記基 準電圧発生手段を選択している時に前記投光手段の動作 30 させた場合の前記第1および第2の積分回路の出力電圧 を記憶する第2の記憶手段と、前記第1の記憶手段の出 力を前記第2の記憶手段の出力で補正することにより前 記被写体までの距離を演算する演算手段備えている。

#### [0007]

【作用】測距に先立ち、受光素子の出力信号を処理する2つの処理系統のそれぞれに受光素子の同一端の出力信号を出力し、それぞれの処理系統において増幅および積分した結果を補正情報として記憶する。続いて2つの処理系統のそれぞれに受光素子の相異なる端の出力信号を40出力し測距を行う。最後にその測距結果を前記補正情報に基づいて補正し、被写体までの距離を求める。

### [0008]

【実施例】本発明の構成を図1に基づいて説明する。投 光回路10は近赤外発光素子(以下IREDという)1 4を駆動するための駆動回路であり、トランジスタ1 1、ベース抵抗12、13およびIRED14からな る。演算回路80(以下CPUという)から投光信号が 出力されると、IRED14は発光する。発光した光は 投光レンズ1を通り、不図示の被写体によってその一部 を反射され、反射した光の一部は受光レンズ2を通って PSD3に入射する。実際にはIRED14はパルス駆動される。

【0009】第1の電流電圧変換回路20、第2の電流 電圧変換回路30は半導体位置検出素子3(以下PSD という)と一体となって1つの受光回路を構成する。P SD3に光信号が入射すると、PSD3はその強度と入 射位置に応じた電流を第1の電流電圧変換回路20、3 0に出力する。第1の電流電圧変換回路20はアンプ2 1と帰還抵抗22で構成された、入力電流に比例した電 圧を出力する回路であり、第2の電流電圧変換回路30 はアンプ31と帰還抵抗32とで構成され、第1の電流 電圧変換回路20とまったく同じ構成で、信号電流に応 じた電圧が出力される。スイッチ4は第1の電流電圧変 換回路20側かオープンのいずれかの状態を保持し、ス イッチ4が第1の電流電圧変換回路20側にオンしてい るときには後段の第1の増幅回路40には第1の電流電 圧変換回路20の信号が出力され、オープンになってい るときには何も出力されない。またスイッチ5は第1の 電流電圧変換回路20側、第2の電流電圧変換回路30 側、オープンのいずれかの状態を保持し、スイッチ5が 第1の電流電圧変換回路20側にオンしているときには 後段の第2の増幅回路50には第1の電流電圧変換回路 20の出力信号が出力され、第2の電流電圧変換回路3 0側にオンしているときには第2の電流電圧変換回路3 0の信号が出力され、オープンになっているときには何 も出力されない。スイッチ4およびスイッチ5の状態は CPU80によって制御される。

【0010】第1の増幅回路40と第2の増幅回路50 とはゲイン切換の可能な増幅回路である。これらの増幅 回路は同様な構成なので、第1の増幅回路40を例にと って説明する。第1の増幅回路40の前にはコンデンサ Cflが接続され、入力信号の直流分はここでカットさ れる。図1からもわかるように、第1の増幅回路40は さらに前段と後段の2つの増幅回路から構成される。前 段の増幅回路は1つのアンプと3つの直列接続された帰 還抵抗、さらにそれらをショートさせるためのスイッチ 41、42とで構成された、入力信号を一定のゲインで 増幅する回路である。スイッチ41は抵抗Rf3を、ス イッチ42は抵抗Rf2と抵抗Rf3とをショートし、 これによって前段の増幅回路のゲインを3段階に設定で きる。つまり、スイッチ41と42とが両方ともオフし ているときにゲインは最大となり、スイッチ41のみが オンするとゲインはその半分になり、スイッチ42がオ ンするとゲインさらにその半分となる。

【0011】前段の増幅回路の出力信号はコンデンサC f2をへて後段の増幅回路で再び増幅される。後段の増 幅回路は前段の増幅回路と同様に1つのアンプと3つの 直列接続された帰還抵抗、さらにそれらをショートさせ 50 るためのスイッチ43、44とで構成されており、スイ ッチ43、44の状態により3段階にゲインを設定できる。すなわち、スイッチ41、スイッチ43、スイッチ42、スイッチ44の順にスイッチをオンすることにより第1の増幅回路40全体のゲインは順次1/2倍となり、5段階に設定できる。すなわち、スイッチ41、スイッチ43、スイッチ42、スイッチ44の順にスイッチをオンすることにより第2の増幅回路50全体のゲインは順次1/2倍となる。後段の増幅回路の出力はスイッチ6を通じて第1の積分回路60へ出力される。

【0012】第2の増幅回路50も第1の増幅回路40 と同様な構成で、前段と後段の2つの増幅回路から構成 されており、スイッチ51、スイッチ53、スイッチ5 2、スイッチ54の順にスイッチをオンすることにより 第2の増幅回路50全体のゲインは順次1/2倍とな り、5段階に設定できる。第2の増幅回路50の出力は スイッチ7を通じて第2の積分回路70へ出力される。 【0013】第1の積分回路60と第2の積分回路70 とは入力信号を積分するための回路である。これらの積 分回路は同様な構成なので、第1の積分回路60を例に とって説明する。第1の積分回路60のまえにはスイッ チ6が接続され、これがオンすると第1の増幅回路40 の出力信号は第1の積分回路60に伝えられる。第1の 積分回路60はアンプ61、入力抵抗62、積分コンデ ンサ63、スイッチ64、電圧ホロワ65で構成され た、入力信号を積分するための回路である。スイッチ6 4がオンすると積分コンデンサ63の電荷は放電され、 積分コンデンサ63の端子間積分電圧Vfiは0ボルト になる。スイッチ64がオフしスイッチ6がオンすると 積分が始まり積分電圧Vfiは0ボルトから次第に上昇 する。積分電圧Vfiは電圧ホロワ65を経て出力され 30 る。同様に第2の積分回路70は第2の増幅回路50の 出力信号を積分し、積分コンデンサ73の端子間積分電 圧Vniは次第に上昇する。積分電圧Vniは電圧ホロ ワ75を経て出力される。スイッチ8は電圧ホロワ65 または電圧ホロワ75の出力のいずれかを選択してA/ Dコンバータ9に出力し、A/Dコンバータ9はこれを デジタル値に変換してCPU80に出力する。CPU8 0は積分電圧Vfiおよび積分電圧Vniを、読み書き 可能な揮発性のメモリ81(ランダム・アクセス・メモ リ、以下RAMという)内の適切なアドレスに割り付け 40 られた電圧Vfおよび電圧Vnにそれぞれ出力する。

【0014】RAM81はこの他にもCPU80の演算およびカウント値やフラグなどの一時的な記憶に使用され、以下に説明するNs、Ne、Nf、Nf、Nnといったカウント値や、Ff・Fnといったフラグはすべてこの中の適切なアドレスに割り付けられている。さらに以下の計算に使用されるVfd、Vnd、Vfo、Vno、Vth、Vfi、Vni、R、Ti、T5といった変数の一時的な記憶も行う。また、読み出し可能な不揮発性のメモリ82(リード・オンリ・メモリ、以下RO

Mという)はCPU80のプログラムおよびデータの半 永久的な格納に使用される。

【0015】次に本発明の実施例の回路の動作について 概略を説明する。この測距ルーチンに入ると、まず図1 内のすべての回路の電源をオンする。次にRAM81の 内容をクリアし、第1の増幅回路40と第2の増幅回路 50の最適なゲインを決定する。このゲイン決定の動作 中に、第1の増幅回路40と第1の積分回路60の特性 を表す回数Nfと、第2の増幅回路50と第2の積分回 10 路70の特性を表す回数Nnがそれぞれ定まる。また被 写体の輝度が非常に大きいと判断された場合にはRAM 81中の至近フラグFnをセットし、その場合は測距を 行わずに被写体は最至近にあるものととみなし値Xを1 とする。続いて第1の増幅回路40と第2の増幅回路5 0のオフセット電圧の測定および増幅比の算出を行い、 2つの増幅回路の回路的な差異を吸収するためのオフセ ット電圧Vfd、オフセット電圧Vnd、比Rといった 定数を導く。それから測距動作を行なって被写体までの 距離を求め、続く露出動作に入る。

【0016】次に、第1の増幅回路40と第2の増幅回 路50のゲイン決定の動作を図2を使って詳細に説明す る。最初にCPU80はスイッチ4を第1の電流電圧変 換回路20側にオンする。それからスイッチ64とスイ ッチ74とをオンし、積分コンデンサ63と積分コンデ ンサ73とにたまっている電荷を放電させる(図2の a)。十分に電荷を放電した後、スイッチ64とスイッ チ74とをオフし(図2のb)、クリア信号CRを発生 して回数Nを0にクリアする(図2のc)。そしてCP U80は投光回路10を動作させ、投光信号EMを発生 してIRED14を駆動し投光を開始する (図2の d)。投光開始に伴う各アンプの立ち上り時間の確保と 電源変動の影響とを軽減するため、投光後時間T1を経 過してからスイッチ6とスイッチ7とをオンし、時間T 2の間だけ積分させる(図2のe)。それが終わると投 光を停止すると共にスイッチ6をオフして(図2の f)、時間T3の間だけ待機し、カウントアップ信号C

【0017】以上の動作をあらかじめ決められた回数Ng(たとえば10回)だけ繰り返した後、CPU80はスイッチ64とスイッチ74をオフして積分コンデンサ63と積分コンデンサ73の端子間電圧すなわち積分電圧Vfiと積分電圧Vniとをスイッチ8を制御して時系列的にA/Dコンバータ9に出力し、A/Dコンバータ9はこれらの電圧をデジタル値に変換してCPU80に出力する。CPU80はA/Dコンバータ9の出力が電圧V1より大きければスイッチ41とスイッチ51をオンし、もし電圧V1以下であれば最適なゲインに達したものとみなす。この時点で積分電圧Vfiと積分電圧VniとをA/Dコンバータ9を通じて順次読み込み、

50 それぞれを電圧 V f および電圧 V n として R A M 8 1 の

Uを発生して回数Nに1を加える(図2のg)。

10

7

適切なアドレスに格納する。以下同様に積分動作と比較 演算とをくり返し、A/Dコンバータ9の出力が電圧V 1より大きければ、スイッチ43と53、42と52、 44と54の順でそれぞれオンする。もしもすべてのス イッチをオンしてもまだ電圧V1より大きければ至近フ ラグFnをセットする。これで増幅回路全体としてのゲ インが定まったことになる。図3には4回目のゲイン決 定動作で、つまりスイッチ41と51、43と53、4 2と52がそれぞれオンした状態で、最適なゲインが得 られた場合を示した。

【0018】次に、単位投光時間当たりのオフセット電 圧VfdとVndの求め方を図4を使って詳細に説明する。最初にスイッチ64とスイッチ74とをオンし、積 分コンデンサ63と積分コンデンサ73とにたまってい\*

 $V f d = V f i \cdot T i / T 5$ 

Vndも式(2)から同様にして求められる。

 $V n d = V n i \cdot T i / T 5$ 

次に比Rの求め方を図5を用いて詳細に説明する。既述のゲイン決定の動作によって第1の増幅回路40と第2の増幅回路50は回路的に等価になっているものの、そ20れぞれの増幅回路を構成する各素子の特性の違いから生じる回路特性のわずかな差異を吸収するのが目的である。最初にCPU80はスイッチ4と5とをいずれも第1の電流電圧変換回路20側にオンする(図5のa)。次にスイッチ64とスイッチ74をオンし、積分コンデンサ63と積分コンデンサ73にたまっている電荷を放電させてからスイッチ64とスイッチ74をオフする(図5のb)。これで積分コンデンサ63および積分コンデンサ73の両端の電位差は0になる。そしてクリア信号CRを発生して回数Nを0にクリアする(図5の 30 c)。そしてCPU80は投光回路10を動作させ、投※

この比Rは前述のオフセット電圧Vfd、Vndと同様に測距が終了した時点で被写体距離を求めるのに必要となる。

R = V n i / V f i

【0022】次に、測距動作を図6に基づいて詳細に説明する。最初にCPU80はスイッチ4を第2の電流電圧変換回路30側にオンする(図6のa)。次にスイッチ64とスイッチ74をオンし、積分コンデンサ63と積分コンデンサ73にたまっている電荷を放電させてからスイッチ64とスイッチ74をオフする(図6のb)。これで積分コンデンサ63および積分コンデンサ73の両端の電位差は0になる。そしてクリア信号CRを発生して回数Nを0にクリアする(図6のc)。そしてCPU80は投光回路10を動作させ、投光信号EMを発生してIRED14を駆動し投光を開始する(図6のd)。投光開始に伴う各アンプの立ち上り時間の確保と電源変動の影響とを軽減するため、投光後時間T1を経過してから積分回路を時間T2の間だけ動作させる(図6のe)。それが終わると投光・積分を停止して50

\*る電荷を放電させる。十分に電荷を放電した後、スイッチ64とスイッチ74とをオフし、スイッチ4とスイッチ5とをオープンにして第1の増幅回路40と第2の増幅回路50の入力を電気的に孤立させる。続いて時間T4だけ待機してから投光回路10を駆動せずにスイッチ6とスイッチ7とをオンし、積分動作を開始して時間T5だけ待機する。この間積分コンデンサ63と積分コンデンサ73には回路のオフセット電圧に起因する電荷が貯えられる。その後投光・積分動作を終了して、次の式(1)にしたがって単位投光時間当たりのオフセット電圧Vfdを求める。オフセット電圧Vfdは正の場合も考えられる。

[0019]

(1)

[0020]

(2)

※光信号EMを発生してIRED14を駆動し投光を開始する(図5のd)。投光開始に伴う各アンプの立ち上りの時間の確保と電源変動の影響とを軽減するため、投光後時間T1を経過してから積分回路を時間T2の間だけ動作させる(図5のe)。それが終わると投光・積分を停止して(図5のf)、時間T3の間だけ待機し、カウントアップ信号CUを発生して回数Nに1を加える(図5のg)。CPU80は回数Nが回数Nr(たとえば100回)に達するまで以上の図6d~gの動作を繰り返しながら回数Nを加算していき、回数Nが回数Nrに達した時点でスイッチ8とA/Dコンバータ9を制御して時系列的に積分電圧VfiとVniを読み込み、式(3)のような比Rを求める。

[0021]

(3)

(図 6 の f )、時間 T 3 の間だけ待機し、カウントアップ信号 C U を発生して回数 N E 1 を加える(図 6 の g )。

50 【0024】仮にオフセット電圧が正極性であった場合

の演算方法を図7に従って説明する。測距終了の時点で 積分コンデンサの端子間電圧は積分電圧 V f i である が、その中には電圧Vfoが含まれているため、オフセ ット電圧がまったくない場合に対して少ない投光回数N f'で測距を終了しているはずである。もしオフセット\*

\*電圧がまったくなければ、図7に示す回数Nfだけ投光 しなければならないことになる。回数Nfは回数Nと電 圧V2とVfoとVniとを使って式(4)のように表 される。

10

$$N f = N \cdot V 2 \cdot V 2 / V f i \cdot (V 2 - V f o)$$

$$(4)$$

ここで電圧Vfoは単位投光時間当たりのオフセット電 **※【0026】** 圧Vfdを使って式(5)のように表される。

$$V f o = N \cdot V f d \tag{5}$$

したがって前記の式(4)と式(5)とから電圧Vfo 10★【0027】 を消去すれば回数Nfが計算できる。

$$N f = V 2 \cdot V 2 / (V f i \cdot V 2 / N - V f d)$$
 (6)

この回数N f をR A M 8 1 に格納する。上の例ではオフ ☆【0 0 2 8】以上は回数N f の求め方であるが、回数N セット電圧が正極性であった場合の演算方法を説明した が、負極性であった場合は電圧Vfoが負になるだけ で、まったく同様に算出される。 ☆

nも同様に式(7)から求められる。

[0029]

$$N n = N \cdot V 2 \cdot V 2 / V n i \cdot (V 2 - V n o)$$
 (7)

ここで電圧 V n o は単位投光時間当たりのオフセット電 **◆【**0030】 圧Vndを使って式(5)のように表される。

$$V n o = N \cdot V n d \tag{8}$$

したがって前記の式(7)と式(8)とから電圧 Vno \* [0031] を消去すれば回数Nnが計算できる。

$$N n = V 2 \cdot V 2 / (V n i \cdot V 2 / N - V n d)$$

$$(9)$$

最後に回数Nf、Nn、比Rを用いて、次のような式 (10) で与えられる値Xを算出する。この演算によっ て第1の増幅回路40および第1の積分回路60の作る※

$$X = N f / (N f + N n \times R)$$

この時点で、無限遠フラグF f が立っていれば値Xに強 制的に 0. 5が、至近フラグ Fnが立っていれば値 Xに 強制的に1が代入される。それ以外の場合は以上のよう 30 な演算によって値Xが求められる。そして図8に示すよ うに、値Xが求まるとそれによって一義的に定まるRO M82のアドレスを参照して、被写体までの距離を得 る。最後にモータ83を制御しレンズ鏡筒84を合焦位 置まで駆動した後、測距回路の電源をオフして、このル ーチンを抜ける。

【0033】以上の例ではオフセット電圧が正極性であ った場合の演算方法を説明したが、負極性であった場合 は電圧Vfoが負になるだけで、まったく同様に算出さ れる。

【0034】以上が本実施例における回路の動作であ る。後段アンプのゲイン決定から第2の電流電圧変換回 路30による測距までの経過を図で表わすと図9のよう になる。

【0035】以上の動作をフローチャートで表わすと図 10~図12のようになる。まず、メインルーチンを図 10に基づいて説明する。この測距ルーチンに入ると、 CPU80は測距回路全体の電源をオンし(#00 1)、各スイッチを設定する(#002)。次にRAM ※回路と、第2の増幅回路50および第2の積分回路70 の作る回路とが有するアンバランスが相殺される。

#### [0032]

(10)

幅回路40と第2の増幅回路50のゲインを決定し(# 004)、至近フラグFnの状態を確認し(#00 5)、もし至近フラグFnがセットされていれば値Xを 1 (最至近に相当する) に設定し(#006)、#01 2 にジャンプする。次に単位投光時間当たりのオフセッ ト電圧VfdとVndを求め(#007)、第1の増幅 回路40と第2の増幅回路50の特性を補正する比Rを 求める(#008)。もし至近フラグFnがセットされ ていなければ測距を行なって値Xを算出し(#00 9)、それから無限遠フラグFfの状態を確認し(#0 10)、セットされていれば値Xを0.5 (無限遠に相 当する)に設定し(#011)、#012にジャンプす 40 る。次に値Xによって一義的に定まるROM82のアド レスを参照して、被写体までの距離を求める(#01 2)。最後にモータ83を制御しレンズ鏡筒84を合焦 位置まで駆動した後(#013)、測距回路の電源をオ フし(#014)、このルーチンを抜ける。

【0036】次に、各サブルーチン内での動作を説明す る。まず、後段の増幅回路(第1の増幅回路40、第2 の増幅回路50)のゲイン決定のサブルーチンを図11 に基づいて説明する。後段の増幅回路のゲイン決定のサ ブルーチンに入ると、CPU80はスイッチ4を第1の 81の内容をクリアする(#003)。そして第1の増 50 電流電圧変換回路20側にオン、他のスイッチはすべて

12

オフし(#101)、回数Nsを0にクリアし(#102)、スイッチ64とスイッチ74とをそれぞれオンし積分コンデンサ63と積分コンデンサ73とにたまっている電荷を放電させてからスイッチ64とスイッチ74とをオフし(#103)、クリア信号CRを発生して回数Neを0にクリアする(#104)。

【0037】続いてCPU80は投光信号EMを発生し て投光回路10を動作して投光を始め(#105)時間 T1だけ待機する(#106)と、スイッチ6とスイッ チ7とをオンし積分動作をしながら(#107)時間T 2だけ待機する。この間積分コンデンサ63と積分コン デンサ73とには電荷が貯えられる(#108)。それ から投光回路10の動作を止めて投光動作を終了し、ス イッチ6とスイッチ7とをオフし積分動作を終えて(# 109)、カウントアップ信号CUを発生して回数Ne に1を加える(#110)。回数Neがあらかじめ決め られた回数Ng未満ならば#105にジャンプする(# 111)。回数Nが回数Ngに達したらCPU80はス イッチ6とスイッチ7とをオフし、A/Dコンバータ9 を通じて積分電圧Vfiと積分電圧Vniを時系列的に 20 読み込む。次に積分電圧Vfiと電圧V1を比較し(# 112)、電圧V1以下であれば積分電圧Vfiと積分 電圧Vniとを読み込みRAM81の適切なアドレスに 記憶しメインルーチンに戻る。

【0038】積分電圧Vfiと積分電圧Vniがいずれも電圧V1より大きかった場合、回数Nsが0ならば(#113)、スイッチ41と51を(#114)、回数Nsが1ならば(#115)、スイッチ43と53を、(#116)、回数Nsが2ならば(#117)、スイッチ42と52を(#118)、回数Nsが3ならば(#119)、スイッチ44と54を(#120)、それぞれオンし、回数Nsに1を加えて(#121)、#102に戻る。もし回数Nsが0から3のいずれでもなければ至近フラグFnをセットし(#122)、このサブルーチンを抜け、メインルーチンに戻る。

【0039】次に、測距および値Xの算出のサブルーチンを図12に基づいて説明する。値Xの算出のサブルーチンに入ると、スイッチ5を第2の電流電圧変換回路30側にオン、スイッチ6、スイッチ7、スイッチ64、スイッチ74をオフ、その他のスイッチはそのままとし40(#201)、クリア信号CRを発生して回数Nを0にクリアし(#202)、スイッチ64とスイッチ74をオンし積分コンデンサ63と積分コンデンサ73にたまっている電荷を放電させてからスイッチ64とスイッチ74をオフする(#203)。ここで回数NをNmと比較し(#204)、回数NがNmに達していたら無限遠フラグFfをセットしてこのルーチンを抜ける(#205)。続いて投光信号EMを発生して投光回路10を動作して投光を始め(#206)、時間T1だけ待機すると(#207)、スイッチ6をオンし積分動作をしなが50

ら(#208)時間T2だけ待機する(#209)。この間積分コンデンサ63 および積分コンデンサ73 には電荷が貯えられる。それから投光回路10の動作を止めて投光動作を終了し、スイッチ6とスイッチ7とをオフし積分動作を終えて(#210)、カウントアップ信号CUを発生して回数Nに1を加える(#211)。

【0040】続いて積分電圧VfiをV2と比較し(#212)、積分電圧VfiがV2よりも小さければ#204にジャンプする。続いて積分電圧VniをV2と比較し(#213)、積分電圧VniがV2よりも小さければ#204にジャンプする。積分電圧VfiとVniのいずれかが電圧V2以上であればメインルーチンに戻る。

【0041】本発明の第2の実施例として、スイッチ4とスイッチ5とを図13のように配置し、電圧発生手段VSを設ける。投光回路10は近赤外発光素子(以下IREDという)14を駆動するための駆動回路であり、トランジスタ11、ベース抵抗12、抵抗およびIRED14からなる。演算回路80(以下CPUという)から投光信号が出力されると、IRED14は発光する。発光した光は投光レンズ1を通り、不図示の被写体によってその一部を反射され、反射した光の一部は受光レンズ2を通ってPSD3に入射する。実際にはIRED14はパルス駆動される。

【0042】第1の電流電圧変換回路20、第2の電流 電圧変換回路30は半導体位置検出素子3(以下PSD という)と一体となって1つの受光回路を構成する。P SD3に光信号が入射すると、PSD3はその強度と入 射位置に応じた電流を電流電圧変換回路20、30に出 30 力する。第1の電流電圧変換回路20はアンプ21と帰 還抵抗22で構成された、入力電流に比例した電圧を出 力する回路であり、第2の電流電圧変換回路30はアン プ31と帰還抵抗32とで構成され、第1の電流電圧変 換回路20とまったく同じ構成で、信号電流に応じた電 圧が出力される。電圧発生手段VSは基準となる電圧V sを出力するパルス電圧源である。スイッチ4は第1の 電流電圧変換回路20と電圧発生手段VSのいずれかを 第1の増幅回路40に出力し、スイッチ5は第1の電流 電圧変換回路20と電圧発生手段VSのいずれかを第2 の増幅回路50に出力する。スイッチ4およびスイッチ 5の状態はCPU80によって制御される。この場合、 電圧Vfと電圧Vnの検出は第1の増幅回路40と第2 の増幅回路50のゲイン決定動作とは独立して行う。

持たせ、出荷時に各回路のオフセット電圧やゲインの補 正値を書き込んでおけば、測距動作中にこれらの補正を 行う必要がなくなり、より高速な動作を期待できる。

#### [0044]

【発明の効果】受光素子の相異なる端の出力を処理した 測距時の出力電圧を、受光素子の同一端の出力を処理し た補正時の出力電圧で補正するので、2つの系統の回路 のアンバランスを取り除き、測距精度が向上する。

#### 【図面の簡単な説明】

- 【図1】本発明の実施例を示す構成図である。
- 【図2】本発明の実施例の積分動作を説明する動作図である。
- 【図3】本発明の実施例のゲイン決定時の一連の動作を 説明する動作図である。
- 【図4】本発明の実施例のオフセット電圧Vfd、Vndの算出時の動作を説明する動作図である。
- 【図5】本発明の実施例の比Rの算出時の動作を説明する動作図である。
- 【図6】本発明の実施例の測距動作を説明する動作図である。
- 【図7】本発明の実施例のオフセット電圧Vfd、Vndの算出方法を説明する原理図である。
- 【図8】本発明の実施例の値 X から距離を求める R O M 8 2 上のテーブルである。

14. 【図9】本発明の実施例の測距時の一連の動作を説明する動作図である。

【図10】本発明の実施例の動作を示すフローチャートである。

【図11】図10のフローチャートの第1の増幅回路40および第2の増幅回路50のゲインの決定の部分のサブルーチンを示すフローチャートである。

【図12】図10のフローチャートの測距動作の部分の サブルーチンを示すフローチャートである。


10 【図13】本発明の第2実施例を示す構成図である。

【図14】従来の測距装置を示す構成図である。

# 【符号の説明】

- 14 IRED
- 3 PSD
- 20 第1の電流電圧変換回路
- 30 第2の電流電圧変換回路
- 4 スイッチ
- 5 スイッチ
- 40 第1の増幅回路
- 20 50 第2の増幅回路
  - 60 第1の積分回路
  - 70 第2の積分回路
  - 81 記憶手段 (RAM)
  - 80 演算回路 (CPU)


【図1】




【図8】


Х	D(m)	
0.50	∞	
0.55	3.70	
0.60	1.85	
1.00	0.37	


【図2】




【図3】












【図6】




【図9】




【図10】




【図11】




【図12】



【図13】



【図14】



# フロントページの続き

# (72)発明者 伊藤 顕

千葉県四街道市鹿渡934-13番地 株式会 社精工舎千葉事業所内